• <sup id="eacaa"><code id="eacaa"></code></sup>
    <table id="eacaa"></table>
  • <s id="eacaa"></s>
  • <s id="eacaa"></s>
    <acronym id="eacaa"></acronym>

    TDR測試原理

    來源:一博自媒體 時間:2016-3-2 類別:微信自媒體

    作者:王銳  一博科技高速先生團隊隊員   阻抗序列文章

     

    什么是TDR?

    TDR是英文Time Domain Reflectometry 的縮寫,中文名叫時域反射計,是測量傳輸線特性阻抗的主要工具。TDR主要由三部分構成:快沿信號發生器,采樣示波器和探頭系統。

     

    TDR測試原理


    TDR通過向傳輸路徑中發送一個脈沖或者階躍信號,當傳輸路徑中發生阻抗變化時, 部分能量會被反射, 剩余的能量會繼續傳輸。只要知道發射波的幅度及測量反射波的幅度,就可以計算阻抗的變化。同時只要測量由發射到反射波再到達發射點的時間差就可以計算阻抗變化的相位。
     


    圖(1) TDR示意圖


    根據反射原理,反射系數


    公式(1)中,ZDUT是待測器件的阻抗,Z0是TDR的輸出阻抗,通常為50ohm標準電阻,Vrefelected和Vincident分別是反射波幅度和入射波幅度,可以通過示波器測得,算出反射系數ρ,從而算出待測器件的阻抗ZDUT。


    算出待測器件的阻抗,接下來再來看看待測器件的電氣長度如何計算。


    TDR產生一個階躍信號到待測器件中,會產生入射波,入射波經過時延TD之后在待測器件中遇到阻抗不連續的地方,又會產生發射波,反射波將會疊加在入射波上,再經過時延TD到達TDR的輸出端。

    通過仿真工具模擬TDR。


    模擬采樣示波器上看到的電壓和阻抗曲線,如圖(3),圖(4)
     


    圖(3) 電壓曲線

     


    圖(4) 阻抗曲線


    在圖(4)中可以看到,當負載呈容性不連續時,阻抗會偏低;當負載呈感性不連續時,阻抗會偏高。PCB中常見的阻抗不連續的地方, 過孔、焊盤、拐角通常呈容性,跨分割處、breakout等通常呈感性。


     感性阻抗不連續



     
    容性阻抗不連續

     

    更多TDR測試相關文章

    如何用TDR來測試PCB板的線路阻抗
    TDR分辨率

    上一篇:論層疊設計的重要性下一篇:如何計算阻抗(下)

    文章標簽

    案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


    線路板生產

    熱門文章

    典型案例


  • <sup id="eacaa"><code id="eacaa"></code></sup>
    <table id="eacaa"></table>
  • <s id="eacaa"></s>
  • <s id="eacaa"></s>
    <acronym id="eacaa"></acronym>
    日韩东京热无码人妻_麻豆文化传媒精品网站_亲胸吻胸添奶头gif动态图_无码人妻丰满熟妇区