• <sup id="eacaa"><code id="eacaa"></code></sup>
    <table id="eacaa"></table>
  • <s id="eacaa"></s>
  • <s id="eacaa"></s>
    <acronym id="eacaa"></acronym>

    有時候一句話就能改善高速信號的通道損耗???

    來源:一博自媒體 時間:2021-10-25 類別:微信自媒體

    公眾號:高速先生
    作者:黃剛

    給大家一個思考的場景:當PCB設計完成,板材疊層確定,已經進入投板狀態了,這時仿真評估發現高速信號通道裕量可能不保險,還有機會改善嗎?
     
    當然這個問題出現的概率不會很大啦,因為既然要進行仿真評估,那仿真驗證的工作肯定會放在前面去,來提前判斷通道的損耗是否ok,來確定是否使用更好的板材或者走更寬的走線來減小損耗。如果你真的遇到了一個設計完才開始仿真來進行損耗評估的SI工程師的話,高速先生可能都會為你感到悲傷哦!

    但是要是你真的那么不走運,遇到了一個這樣的仿真工程師,在你完成設計準備投板的時候告訴你高速信號的損耗裕量可能有點不夠時,你還可以怎么辦呢?這個時候疊層和板材早就確定好了,器件布局、走線都完成了,可能你需要重新推倒重新設計的概率已經超過了95%了,這個時候你看看這篇文章,有可能你就抓住剩下的5%的可能性,說簡單的一句話就能改善本來不太夠的損耗!

    到底這篇文章想說怎么樣的一個方法呢?我們先賣個關子哈。首先我們來看看我們PCB走線的損耗到底是由哪幾大部分來決定的哈!

    我們先從大方向來介紹PCB的損耗的分類??傮w分為3種損耗:導體損耗,介質損耗和輻射損耗。大家可能聽前兩種比較多,實際情況下PCB的損耗也主要以前兩種為主。至于輻射損耗,它也是和介電常數DK相關的,另外輻射損耗基本只會在微帶線存在,而且設計得當的話,可以把它降低到一個比較低的水平,在總的損耗里面占的比例非常小,這里不展開來介紹。

    其中介質損耗主要由偶極子的極化現象所產生的,為了大家不喜歡聽太多理論的習慣出發,我們把理論長話短說,就好像下圖一樣,施加電壓頻率越高,那么電流就越大,材料中發生擺動的偶極子數越多,在電場作用下偶極子移動量越大,同時體電阻率越大,介質中的功率損耗也就越高了。為了描述這個度量偶極子運動規律的材料特性,DF這個概念就應運而生了。


     
    再說說另外一部分,導體損耗的原理。首先必須知道高速理論中有一個重要的概念,叫做趨膚效應,在較高頻時電流會沿著導體的表面來運行,也就是在高頻的時候,我們電阻的大小取決于電流流過的橫截面大小,電流流經的橫截面越小,電阻越大,因此導體損耗也是隨著頻率的升高而逐漸增大。
    對不起,高速先生已經盡力去壓縮理論知識了,可能還會有部分粉絲覺得不需要,但是這個對于大家如何去分析PCB走線的損耗還是有很大的幫助哈!
     
    總結一下上面所說到的損耗因素,就是板材主要決定了介質損耗,也就是我們常說的板材DF的大小對損耗的影響是最大的,也正是因為這個原因我們區分出了不同等級的板材。另外走線的線寬和銅厚影響著導體損耗。上面說的和我們摘要的場景是很符合的,板材定了,基本上介質損耗定了,疊層和設計定了,走線的結構定了,導體損耗也基本上定了。那么如果在這種情況下還想改善損耗的話,我們就必須看看到底還有沒有什么因素能夠影響我們的損耗了。

    其實看到我們高速先生文章或者我們新推出的書籍的粉絲就會知道,除了上面的因素外,我們還介紹了銅箔粗糙度的影響。銅箔表面是比較粗糙的(為了增加銅箔和PP的粘結性),所以高速需要考慮銅箔粗糙度,而銅箔粗糙的程度也會影響走線的損耗。
    其實這個損耗也可以算在導體損耗里面去,原理大概是這樣的,由于有趨膚效應,電流會在銅牙上傳輸,經過突起的銅牙時,相較于平滑的銅面,電流的傳輸路徑變長了,因此又會進一步同時增加直流和交流電阻,從而增加導體損耗。

    我們熟知的幾種不同粗糙度等級類型的銅箔包括了普通STD銅箔,RTF反轉銅箔和HVLP超低輪廓銅箔,當然現在還有在HVLP銅箔基礎上繼續優化的HVLP2和HVLP3銅箔了。但是現實是這樣的,很多朋友知道了不同的粗糙度的銅箔會影響損耗,但是不知道到底有多大的影響,能不能有定量的數據來給出。大家其實想一想都覺得不容易,不容易的點主要是損耗是由幾個大的部分共同組成的,主要包括了板材DF、走線寬度和銅厚、參考層厚度以及現在說的銅箔粗糙度。如果你想單獨提取出不同類型的銅箔粗糙度的影響,那你就必須保證其中的因素是一致的才能單純的提取出來。說具體點也就是要保證板材一樣,走線結構一樣,走線參考的厚度也一樣的情況下,只是銅箔粗糙度不一樣才能單獨知道銅箔粗糙度的影響。大家覺得有可能做到嗎?

    當然,高速先生既然問出來,說明高速先生肯定已經做到了哈!高速先生為此也專門制作了一塊測試板,為的就是對比下現在很流行的RTF和HVLP銅箔的差異。對,單純是銅箔不一樣帶來的差異!

    高速先生在同一個疊層里上下部分分別去做HVLP和RTF銅箔,由于上下部分是對稱的,因此走線結構和介質厚度完全相同,另外同一個疊層的話就表示板材一樣,也是同一次加工,不會產生加工誤差,因為分別在指定的RTF和HVLP銅箔的走線層走一樣長度的走線,就能夠成功做到這一點啦!
    就像這塊測試板一樣,我們在L5層和L12層分別走RTF和HVLP銅箔的走線,走線長度一致(去嵌后走線長度為3inch),因此除了銅箔粗糙度不一樣,其他因素都能保證相同,這樣的話進行這兩對走線的測試,就能夠很純粹的對比得到兩種不同銅箔粗糙度對損耗的影響了。
     
    恩,話不多說,我們立馬給出測試出來的損耗差異,如下所示:從損耗的結果來看,RTF銅箔的確會比HVLP銅箔要差(這個大家都知道了)。而從定量的結果來分析,單純銅箔粗糙度對損耗的影響來到了15%-20%的程度,算是一個很大的影響因素了。
    本篇文章算是比較長的文章了,首先我們從理論上給大家分析了造成PCB損耗的幾個大的因素。然后我們給大家分享了一種如何單獨提取出不同銅箔粗糙度對損耗的影響的測試方法,從而定量的得到了不同粗糙度對走線損耗的影響程度。

    好了,說了半天回答下剛開始場景的問題了,有沒有可能在設計和板材疊層都不變的情況下一句話改善損耗的方法呢?有的等級的板材可能會配有多種粗糙度類型的銅箔,而且如果不明顯提出的話,標配是比較low的類型,這時候在工程確認的時候如果大家想換成好的銅箔不就是一句話就能夠搞掂了嗎!
     

    上一篇:DDR4信號參考電源層,阻抗會有影響嗎?下一篇:很難相信,這對高速信號換了那么多次過孔?。?!

    文章標簽

    案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


    線路板生產

    熱門文章

    典型案例


  • <sup id="eacaa"><code id="eacaa"></code></sup>
    <table id="eacaa"></table>
  • <s id="eacaa"></s>
  • <s id="eacaa"></s>
    <acronym id="eacaa"></acronym>
    日韩东京热无码人妻_麻豆文化传媒精品网站_亲胸吻胸添奶头gif动态图_无码人妻丰满熟妇区